首页 > 微波/射频 > RFIC设计学习交流 > 高频区的电源抑制比看哪个频率下的呢?

高频区的电源抑制比看哪个频率下的呢?

录入:edatop.com    阅读:
高频区的电源抑制比看哪个频率下的呢?是芯片主时钟频率还是?

就看会有那些高频信号会干扰 本身的模块


对于带隙基准来说,影响它的高频信号有哪些呢?数字部分的时钟?

系统中可能出现的频率及其谐波都应该关注。


要求这么高?

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:求助用于PLL供电的voltage regulator问题
下一篇:请教一个关于spectre的问题

射频和天线工程师培训课程详情>>

  网站地图