PLL反馈回路的分频器相位噪声

分频器用在PLL里面的反馈回路。相位噪声主要是1/f噪声+基底噪声组成。想要改善分频器的相位噪声：
1、通过尽量使得各个节点的信号的边缘陡峭是不是可以?
2、1/f噪声跟W*L成反比，同比例增加W和L的值是不是可以改善相位噪声?
各位大侠多多赐教啊。

1、调整一些节点处MOS管的宽长比，是的边沿变得陡峭，对相位噪声确实会有一些改善。但是不明显。相位噪声大概在-125dBc@1KHz
2、我把W和L等比例的增大了二倍，在相同的负载下，相位噪声只有2个dB的改善。

feed back 分频器的噪声主要来自于VCO和电源，在clk to q 的延时不是很大的情况下。

    Yes, that's why sharpening the edge helps reduce the noise（smaller transfer gain）, so if the noise requirement is very high , optimize the output noise of ldo

顶起  看更多大牛

谢谢。  不明白如果clk to q如果延时比较大的话对相位噪声是有什么影响?

    这样jitter就比较大，器件噪声影响也比较大

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。