关于calibre lvs请教
解决方法有两个:
1. 修改nmos、nmos4、pmos、pmos4等单元的CDF,让它导出model,而不是千篇一律地使用NM和PM(不知Cadence的人怎么想的,没有做成导出model的)。
2. 用Analog Design Environment中的hspiceS或hspiceD导出网表。因顶层单元是不包含.subckt语句的,所以可以建一个schematic单元,里面就调用你要用来对比的顶层单元。用这个新建的单元提网表,提完后去掉冗余的东西就可以了。
同样非常感谢~!
谢谢回复的大虾
谢谢回复的大虾,我试一下,第一种方法不太会搞,我试一下第二种方法
请教acrofox大侠
acrofox:
首先谢谢您的回复,你说的修改nmos、nmos4、pmos、pmos4等单元的CDF,是要修改ananlogLib库中吗?如何修改?谢谢。
是需要修改analogLib库中的nmos等单元的CDF,但系统中analogLib库应该是不能修改的,你可以拷贝过来修改。
具体的修改内容为:
找到“Simulation Information”中与auCdl有关的部分,去掉componentName中的值(留空),在instParameters后加"model"(即变成m L W model)
导入标准单元cdl文件的时候填写DEVice map file就OK
我以前做的时候,都是根据不同的nmos,pmos直接在cdl中修改。
小批量的倒是可以手工改,打批量的就很郁闷了。
后来就使用了2楼的方法一。
速度快了很多。
支持2楼,方法二没有用过。
支持二楼方法一
忘了,又学习一下
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:matlab fir
下一篇:一个工艺上的问题

