首页 > 微波/射频 > RFIC设计学习交流 > 关于PLL设计中的差分输入时钟

关于PLL设计中的差分输入时钟

录入：edatop.com 阅读：

参与了一个serdesIO项目
做其中的PLL设计，发现其中的PLL和CDR都采用两个时钟作为参考时钟，且同频率，应该是差分时钟输入。
以前做PLL都是单端时钟输入，这么做难道仅仅是为了更好的噪声抑制和共模漂移抑制?
应该还有其他好处吧?
求指教?

有可能一个是时钟一个是数据

两个都是时钟
而且是差分的时钟
并且是转换成单端才作为PLL的参考时钟
该时钟和差分的时钟频率一致

两个时钟都是满幅的吗?还是类似于CML的结构?

其中的PLL和CDR都采用两个时钟作为参考时钟，且同频率，应该是差分时钟输入
你确定是差分时钟输入?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】