pipeline adc数字校正后各个数字输出之间有延迟
录入：edatop.com 阅读：
各位大侠，小弟在做10bit pipeline adc，我的问题是，在使用错位相加以后，由于经过多个adder，计算最后的数字输出，而每经过一个adder，都会产生一个延迟，那么最后会看到，最高位和最低位在时序上，沿可能相差很多了，小弟想问，这个要在反相器后加些电容来补偿一下，使得所有数字输出沿尽量同步吗?如果不然，在每个高一位在翻转的时候，有全0交叠。谢谢
加个DFF trigger同步一下
但是加了DFF就会使得输出整体延迟了半个周期啊
pipeline 结构本来就有延迟，基本上4拍吧，还在乎多0.5拍么?
我的结构是SH+4*2.5bit/stage+2bit Flash，设计要求pipeline latency是3 Cycles，如果再加一个dff，那是不是，pipeline latency变成3.5cycles了?
so ... ?
那也就是说第一个时钟周期转换的数据，得等到3.5个时钟周期以后才会输出，这样就不满足设计要求了，所以我想问，如果考虑到这个，这个dff有没有必要加，或者说，回到最初的问题，即使数字输出出现不同步，在设计上是否可以接受?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：spice建模重复单元电路
下一篇：marvell面试题求助
