• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 微波/射频 > RFIC > 1.9~5.7 GHz宽带低噪声BiCMOS LC VCO

1.9~5.7 GHz宽带低噪声BiCMOS LC VCO

录入:edatop.com    点击:

0  引言

随着无线通信事业的飞速发展,产生了多种通信技术标准,诸如Bluetooth,GSM,WiFi,ZigBee等,通信频率也从数百兆赫到数千兆赫不等。从应用成本和性能角度来看,由于调谐范围宽、可靠性高的射频(RF)芯片具有广泛的使用价值,所以是当前无线通信系统的设计热点之一。而作为无线RF收发芯片的核心部件的压控振荡器(VCO),其性能好坏直接关系着RF芯片的质量。因此,多标准的通信技术对VCO提出高性能要求:获得更宽的调谐范围和更低的相位噪声(Nphase)。文献[1]介绍了一种增益可调节的CMOS LC VCO,但调节范围只有4.39~5.26 GHz,功耗为9.7 mW,在1 MHz偏频处Nphase为-113.7 dBc/Hz。文献[2]设计了一种采用正交耦合结构的CMOS VCO,其调谐范围也仅为3.*.9 GHz,功耗为8 mW,在1 MHz偏频处Nphase为-114 dBc/Hz。为了解决上述文献带宽较窄、Nphase值偏高的缺陷,特设计了一款0.35μm SiGe BiCMOS差分LC VCO。

1  LC VCO电路设计

1.1  低Nphase值VCO的设计方案

Nphase值是VCO电路的一项重要性能指标,通常定义为给定频率处1 Hz带宽内的噪声信号功率与输出信号总功率之比。在实际分析时常使用经典的D.B.Leeson的相位噪声L(Δω)计算式

式中:F为经验系数,不同的工艺有相应的取值范围;k为玻尔兹曼常数;T为Kelvin温度;Ps为信号功率;Δω为偏离频率,Δω1/f3为振荡器中有源器件的闪烁噪声角频率;ω0为振荡信号角频率;QL为LC谐振腔品质因数。Nphase主要由热噪声(thermal noise)和闪烁噪声(flicker noise)组成,闪烁噪声与VCO信号波形的对称性有关,可通过设计信号摆幅对称的VCO来改善闪烁噪声,以减少对Nphase的影响,采用差分结构可使得输出波形完全对称。由式(1)知,VCO的Nphase与QL的平方成反比的关系,当LC谐振腔的品质因数增加时,就增强了对谐振频率的选择性,使谐振点处频谱曲线变得更加尖锐,这就抑制了外部电路对VCO的Nphase的影响。要求设计时尽可能使用高Q值的片上电感。而基于微电子机械系统(MEMS)技术的片上螺旋电感,由于它采用降低损耗衬垫、减小金属线圈损耗和构造三维立体结构等新技术,电感性能要优于传统的片上电感,同时Q值也得以提高,且其体积小、功耗低、易于片内集成。

表1为平面螺旋电感与MEMS多层螺旋电感性能对比,从表中可以看出,电感量相当的两种工艺方法,MEMS多层螺旋电感在更低的工频下具有较高的Q值。采用HFSS器件软件设计工具对电感进行了建模仿真,获得该电感在4.0 GHz时的电感值L≈1.04 nH,Q≈11.3。现代通信系统要求VCO具有更高的频率,这样对VCO在更高频率处的Nphase值要求就更高,其频率一般高于VCO的拐角频率,会导致热噪声成为Nphase值的主要来源。VCO电路中热噪声主要与尾电流有关,尾电流增大,热噪声会随之增加,反之则减小,但一味地减小尾电流将使电路输出信号摆幅过小,甚至造成电路工作不稳定,以致停振。因此设计中对负阻电路的跨导作了优选,使电路拥有足够大的振荡幅度时,不致产生过量的热噪声而引起Nphase值增大。

1.2 VCO电路结构

所设计的LC VCO电路拓扑结构如图1(a)所示。其中M1,M2为交叉PMOS管结构,构成负阻环节;M3,M4及IBl构成尾电流镜电路,为了减小该电路的1/f噪声对VCO的L(△ω)的影响,通常使用PMOS管构成,原因是PMOS管比NMOS管有更低的闪烁噪声拐角频率,同时M3,M4的宽长比一般较大,这样可以改善低频率闪烁噪声;L1~L4,CV,M5,M6及电容降列构成了LC谐振腔。图1(b)为电容开关阵列内部结构,其中C1,C2为电容阵列。通过切换以实现多波段VCO,该方法使用3只NMOS管控制电容的断开或闭合,当UC1,2为高电平时,NMOS处于导通状态,电容阵列处于开启状态,相反UC1,2为低电平时,电容阵列处于关闭状态,从而实现多波段切换;设计时波段切换除了采用电容阵列外,还使用开关电感器来实现更大范围的波段切换,两只NMOS管M5,M6用于电感器的开关切换,当UL给出关闭信号时,M5,M6相当于短路,此时的电感为L1或L4,当UL给出开启信号时,M5,M6相当于断路,此时的电感量相当于L1与L2或L3与L4之和;CV为累积型MOS电容,与普通变容二极管相比,其具有较大的调谐范围与较好单调性,设计中MOS电容在0~3.3 V的调谐电压下,电容量变化范围为0.7~1.4 pF。Q1,Q2和恒流源IB2,IB3构成输出缓冲器,目的是将信号进行放大。另外,图1(a)中Q1,Q2为BJT,其他均为CMOS器件,这样通过采用SiGe BiCMOS技术,提高了缓冲器的工作速度及驱动能力,在VCO振荡波形缓冲输出的同时还减小了外部电路对VCO振荡环节的噪声干扰。

2  流片制作及实测结果分析

采用0.35μm SiGe BiCMOS工艺,且用高掺杂衬底来降低闩锁效应,对所设计的VCO电路进行工艺流片,芯片照片如图2所示,整个芯片尺寸为1.2 mm×1.4 mm,电路版图设计主要考虑降低寄生电感、电容参数及其敏感性,同时减小输出波形失真并尽量保证布局的对称性。由于振荡器结点处的寄生效应直接影响压控振荡器的性能指标,所以为减小金属层与衬底之间的寄生电容,直接采用顶层金属层作为振荡器结点的连接层。另外,通过加厚金属层厚度来增大电流,从而抑制寄生电容。为了优化芯片设计,开关电容阵列放置于输出端和两个电阻之间。

如何成为一名优秀的射频工程师,敬请关注: 射频工程师养成培训

上一篇:采用PIN二极管解决宽带射频开关问题
下一篇:RF功率校准提高无线发射机的性能

射频和天线工程师培训课程详情>>

  网站地图