在Allegro 中如何输入原理 的网表(Netlist)文件？

    在Allegro 中执行File→Import→Logic…命令，得到输入逻辑(Import Logic)对话框。
 
    在输入逻辑(Import Logic)对话框的Cadence 表格中选择相应的原理图输入类型(Import logic type)。例如，HDL-Concept、Capture (包括Capture CIS)或SCALD。
    当你选择输入逻辑类型(Import logic type)为HDL-Concept 时，你可以选择仅仅输入改变(Import changes only)确认框，以便仅仅输入原理图中改变的内容，当前的设计没有进行任何其它修改；选择覆盖当前约束(Overwrite current constraints)确认框，将修改设计中当前所有的内容。
    放置改变的元件(Place Changed Component)的选择缺省值为总是(Always)，它表示在设计中使用新的元件，根据在封装编辑器中的参考编号(Reference Designator)，替换所有的元件。它让你使用完全不同的元件类型替换一类元件。选择Never，则不进行在封装编辑器中的新元件替换元件，你必须交互地完成这些改变。选择如果符号相同(If same symbol)，则在设计中使用封装编辑器中的新的元件，根据它们的参考编号(Reference Designator)，仅仅当设计中元件的封装/元件符号、数值和公差等相同时，才进行替换。
    对于在ECO 期间允许删除铜(Allow etch removal during ECO)确认框，如果你选择了，则意味着你希望交互地撤除并重新布线。如果你选择了，则意味着你希望节约时间，由Allegro 撤除这些管脚到T 型连接处或管脚的铜，并重新布线。
    忽略固定属性(Ignore FIXED property)则表示在设计元件输入时，忽略元件的固定属性。
    选择适当的输入路径(Import directory)。
    点击Import Cadence 按钮，完成网表的输入。
    如果你输入的是第三方的网表(Netlist)文件，选择输入逻辑(Import Logic)对话框的其它(Other)表格，完成相应设置，并点击Import Other 按钮即可。