• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > EMC/EMI 设计 > 电磁干扰EMI > 微机保护控制接口装置的CPLD抗干扰设计

微机保护控制接口装置的CPLD抗干扰设计

录入:edatop.com    点击:

引言

微机保护装置是指微机系统构成的数字式继电保护装置。在我国煤矿井下高压(6kV)供电系统中,绝大多数属于变压器中性点绝缘运行方式(三相三线制),通过动力电缆送电。煤矿井下环境恶劣,空间狭窄,动力电缆长期处在潮湿、淋水、腐蚀的环境中,散热条件差,绝缘性能易下降,经常发生单相漏电或单相接地故障。这种故障引起正常相电压升高,若不及时断电,会造成多相短路,迫使供电中断,并使电力故障进一步扩大。高压防爆开关微机保护装置是安装在高压防爆开关中,对井下电缆和用电设备的单相漏电或单相接地、短路、过流、绝缘监视、过欠压等故障进行综合保护的一种装置,能快速切除故障回路,防止事故扩大,通知维护人员及时排查故障源并排除。因此,对高压防爆开关微机保护装置提出很高的可靠性要求: 在故障发生时能快速动作;在未故障时,不能误动。然而,高压开关通断感性负载(井下电器设备主要是电动机等感性负载)时刻,开关触点拉弧会产生很强的电磁干扰和浪涌干扰,严重程度可造成CPU的程序跑飞。这种电磁干扰是高压防爆开关微机保护系统的头号强干扰源,主要通过电源线和交流互感器摸入通道侵入微机保护系统。微机保护系统长期工作在这种强电磁干扰中,抗干扰性能成为衡量微机保护系统的重要指标之一。

提高微机保护装置的抗干扰性能的根本途径是阻塞共模干扰的耦合通道,提高敏感回路的抗干扰能力,合理设计接地泄放回路等措施。电磁兼容性(EMC)设计是一个复杂的系统工程,从硬件上考虑抗干扰设计是非常必要的,但想从硬件上完全消除干扰是不可能的。还要从软件上考虑数字滤波等,很难做到尽善尽美。国内科技人员在单片机系统、微机测控系统的抗干扰技术等方面做了很多研究工作,发表大量的抗干扰技术论文,可分为两大类。一类是从硬件电路阻塞干扰信号的入侵通道,如模拟通道加前置滤波器、电源输入加电源滤波器、开关入与出加光耦隔离、pCB布局和布线的抗干扰技术、接地技术和屏蔽技术等等;另一类是软件抗干扰措施,包括数字滤波、指令冗余、软件陷阱、软硬件看门狗等。硬件措施抗干扰是拒干扰信号于门外,是电磁兼容性设计的主攻方向。软件抗干扰是在硬件尚未失效前提下,利用软件的灵活性设计来抵消干扰的影响,只能起到辅助的抗干扰作用。关于微机保护装置的控制出口可靠性设计的文献很少,归纳起来,防止控制出口失控的常用措施有两种: 硬件冗余设计和软件冗余设计。硬件冗余设计基本方法是采用双或多CPU结构,一个负责保护的启动,另一个CPU负责保护的执行。两个CPU相“与”才开始控制出口。软件冗余设计主要采用以下措施:

(1)设置多重跳闸命令,分多条控制指令来执行分闸,在每条指令之间执行一段核对程序,设置相应的标志位。CPU核对标志位相符后才执行下一条指令,否则初始化重来。

(2)设置当前输出状态寄存器的状态信息,系统运行自检程序循环查询测试这些状态,若发现干扰出错,及时纠正输出通道的出错信息。

多CPU结构设计是防止保护误动,提高微机保护系统可靠性的一种有效措施,但采用多CPU结构使硬件结构复杂,调试繁琐,成本高,而且当多CPU同时程序跑飞时,同样造成控制出口失控,有可能引起误动。软件冗余设计是在程序运行正常情况下提出的(即假设CPU运行程序正确,没有出轨),如果程序跑飞,已经执行不到软件冗余设计程序,则控制出口处于失控状态,既使看门狗电路起作用,使CPU复位重新回到正常程序,经历的时间最短也要几毫秒。在这段时间内,干扰信号足以引起控制出口的误跳闸。显然,上述两种方法并不能完全确保继电保护控制出口的可靠性和安全性。

对微机保护系统来说,最重要的一点就是当强干扰引起程序跑飞后,不能引起继电保护控制出口的误动作。笔者在研制KJ118型矿用变电所远程监控系统配套的高压防爆开关微机保护系统中,针对继电保护控制出口的特点,创造性地提出采用CPLD技术,加强微机保护控制出口的可靠性研究,成功设计出一种基于CPLD的抗干扰微机保护控制出口硬件电路。文中介绍的这种基于CPLD控制接口抗干扰设计的新方法,比多CPU结构更简单,更经济,可靠性更高,不依赖于CPU本身的抗干扰性能,即使CPU程序跑飞,控制接口仍有很高抗干扰性能,不会产生误跳闸电平,彻底解决继电保护系统控制出口的可靠性问题。

 CPLD技术在微机保护装置中应用的优越性

CPLD(complex programmable logic device,复杂可编程逻辑器件)与FPGA(field programmable gate array,现场可编程门阵列)是两大可编程ASIC(application specific intergrate dcircuit)芯片,都可用VHDL(very high speed intergrate dcircuit hardware description language)进行描述和编程下载。CPLD门阵列规模较FPGA小,CPLD主要结构是基于乘积项,易于实现较复杂的组合逻辑。CPLD的逻辑宏单元较FPGA少,较多的触发器时序逻辑用FPGA较合适。FPGA主要结构是基于SRAM的查表项,虽然电路结构配置灵活,但延时不可预测,实际传输延时要大于CPLD。CPLD采用EEpROM编程技术,掉电配置信息不丢失。FPGA采用SRAM工艺开关技术,上电通过在线可重配置方式对FPGA进行功能配置,理论上可无限次配置,并可实现真正意义上的在线可配置,但掉电配置信息丢失,必须借助串行EEpROM、单片机等进行上电的重配置。对于I/O数量和触发器数目不太大的应用场合,CPLD在使用方便性和编程的保密性均优于FPGA。

微机保护系统中的数字组合逻辑电路和时序逻辑电路规模均不大,宜采用CPLD芯片实现,有利于微机保护系统的微型化和智能化设计。

EMC电磁兼容设计培训套装,视频教程,让您系统学习EMC知识...

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

上一篇:屏蔽电磁干扰的方法
下一篇:实用EMI噪声对策讲座(19) 绝缘

EMC培训课程推荐详情>>

EMC电磁兼容视频培训教程EMC 电磁兼容设计专业培训视频套装,3门视频教程,让你系统学习电磁兼容知识和应用【More..

易迪拓培训课程列表详情>>

我们是来自于研发一线的资深工程师,专注并致力于射频、微波和天线设计工程师的培养

  网站地图